| 类别 |
晶振不起振原因 |
现象 / 特征 |
对应解决方案 |
| 产品设计 |
等效串联谐振电阻ESR设计过高 |
常温偶尔起振，高低温环境下不起振；部分 MCU 可工作、部分无法起振 |
优化晶片电极与封装工艺以降低 ESR；重新匹配 MCU 负阻抗要求，提供低 ESR 规格 |
| 负载电容CL设计不匹配 |
电路按晶体标称 CL 开展设计，但板上实际等效负载 CL 偏离标称规格，负载偏差大，晶体振荡工作点偏移，系统起振裕量不足，造成不起振或间歇不起振 |
确认晶体标称 CL 规格，实测板上等效负载，调整外围接地电容 C1/C2 完成匹配 |
| 晶片切型/尺寸设计不合理 |
晶片厚度、长宽比、切型不当，ESR/Q 值/温漂特性差 |
优化切型、晶片尺寸、电极面积与厚度设计，平衡频率 / CL / ESR / 激励电平 |
| 电极设计缺陷 |
电极面积过小 ESR 升高、激励效率差；电极过大寄生参数上升 |
优化电极图形设计，在频率、CL、ESR、Q 值、激励电平之间取得平衡 |
| 激励电平 Drive-Level 设计问题 |
晶体激励电平规格与 MCU 激励能力不匹配；激励能量不足造成难以起振；激励功率超标引发晶片非线性失真甚至停振 |
确保合适的晶片品质及切型，优化电极尺寸及材料设计；选型调整激励电平规格与 MCU 激励能力匹配 |
| 有源晶振 IC 振荡电路设计不足 |
上电无输出或输出异常 |
优化内部偏置、环路增益、起振逻辑与温度补偿等设计 |
| 有源晶振输出 Buffer 驱动能力不足 |
外接负载稍大即波形畸变、幅度不足甚至停止输出 |
提高输出驱动能力，明确最大容性负载规格 |
| 产品制造 |
晶片表面污染 |
粉尘/有机物/银浆残留/水汽附着电极，漏电、ESR 上升、Q 值下降 |
加强清洗与净化车间管控，消除腔体密封件挥发污染源，密封保存及转运；加强 AOI 异物检出 |
| 银胶（固晶导电胶）异常 |
胶量粘稠度不够、胶量过多过少、位置偏移、固化不良，接触电阻上升、机械阻尼增大 |
管控银胶回温条件、优化点胶量、位置与固化温度时间曲线 |
| 晶片裂纹 / 微裂纹 |
出厂测试正常，受温度、振动应力后出现间歇性不起振 |
降低切割、清洗、点胶、封装制程机械应力；采用 DLD 扫频、TC 温度循环后复测阻抗及频偏做应力筛选，加强配套显微抽检管控 |
| Wire Bonding异常（有源晶振） |
金线与IC或基座虚焊；常温导通正常，受振动、温度交变应力后间歇性开路。 |
优化Wire Bonding工艺参数，加强键合质量检验并增加X-Ray、金相显微镜抽检 |
| IC 芯片本体损伤（有源晶振） |
芯片硅基裂纹、ESD 静电损伤、芯片金属层开路 / 短路；
供电正常但无时钟输出，部分不良表现为输出抖动、间歇性失效。 |
加强制程 ESD 防护、芯片贴装管控，完善裸片来料与成品检验。 |
| 封装漏气 / 腔体进水汽 |
出厂初期测试参数正常；经老化、温度循环后，水汽侵蚀晶片电极，ESR 逐步升高，最终不起振 |
提升封装气密性，管控封接真空度与封接工艺参数。 |
| 腔体内部异物 |
导电异物掉落至晶片电极间易引发漏电、电极短路；不导电异物附着晶片表面会增大机械阻尼、ESR 上升、Q 值下降；均会出现间歇性失效。 |
净化封装制程洁净环境，优化各工序减少碎屑产生；增加 X-Ray 内部异物筛查及开封显微抽检。 |
| 回流焊/机械应力造成器件参数漂移 |
过高回流峰值温度、高温时长、过快升温速率以及 PCB 板弯，会对晶振产生热冲击与机械应力，表现为回流焊后不起振、频率异常，或组装初期测试正常，后续发生失效； |
优化焊盘设计、贴装工艺，管控 PCB 板弯；做回流前后晶振参数对比测试。 |
| 用户方案设计 |
MCU 振荡器负阻抗 不足 |
振荡起振裕量不足，常温可勉强起振，高低温环境下负阻抗衰减，发生停振，部分场景伴随起振缓慢、间歇性不起振 |
更换低 ESR 晶体；调整晶振回路串联阻尼电阻 Rs；MCU 配置更高驱动档位；实测负阻裕量。 |
| 接地电容 C1/C2 选型错误 |
实际等效负载电容CL 偏离晶体标称负载电容CL规格，起振裕量下降、频偏超标 |
按 CL 公式计入 PCB 引脚与走线寄生电容，重新匹配选型 C1/C2 |
| PCB Layout 布局布线错误 |
XTAL 走线过长，靠近高速信号线串扰压制振荡，焊盘不对称 |
晶振紧贴 MCU，C1/C2 就近接地，远离高速走线，优化地平面 |
| 电源纹波噪声过大 |
有源晶振对电源噪声敏感，输出停止或振荡不稳 |
增加去耦电容、电源分割隔离、优化电源布局 |
| 有源晶振输出负载过重 |
输出幅值下降、波形畸变，严重时无输出 |
降低外接容性负载，必要时增加缓冲 Buffer |
| OE/使能引脚配置错误（有源晶振） |
使能脚电平、悬空状态、上拉下拉或逻辑极性与规格不一致 |
检查OE/EN 电平逻辑与电平类型匹配 |
| 供电电压/上电时序不符合要求（有源晶振） |
VDD 低于启动阈值、上电斜率异常、控制脚先于VDD有效等均可能影响启动 |
核对VDD范围、上电时序、启动时间及电源斜率；必要时增加复位/延时控制 |
| 软件/时钟树错误 |
MCU 未开启外部晶振，跑内部 RC 振荡器 |
正确开启 HSE / LSE，检查时钟安全系统与低功耗配置是否正常 |
| 器件选型错误 |
只看频率相同，CL / ESR / 激励电平未匹配 MCU |
同时匹配频率、CL、ESR、激励电平与 MCU 规格 |
